⑩日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平4-179344

®Int.Cl.⁵

識別記号 庁内整理番号

❸公開 平成4年(1992)6月26日

H 04 L 25/49 G 11 B 20/10 A 82 3 4 1 Z 79

8226-5K

審査請求 未請求 請求項の数 2 (全10頁)

⑤発明の名称

符号化装置

②特 願 平2-306199

②出 願 平2(1990)11月14日

**加発明者 宮 T** 

敦 東京都小平市御幸町32番地 日立電子株式会社小金井工場

内

勿出 願 人 日至

日立電子株式会社

東京都千代田区神田須田町1丁目23番2号

四代 理 人 弁理士 武 顕次郎

外1名

明細 書

1. 発明の名称 符号化装置

## 2. 特許請求の範囲

1. 処理可能ピット幅 n (n > 2)で、 Q 種類(n > ℓ ≧ 2)の禁止コードを有する信号伝送処理 系において、逐次伝送処理すべき 2 \* ピットの 入力データを取り込み、その中の(2°-2)個 のデータ中に存在する未使用コードを検出し、 上記入力データ中に現われた上記禁止コードを 子め設定してある所定の置換法則に基づいて上 記未使用コードに置換した上で該所定の置換法 則を表わすデータを付加して出力する第1の符 号変換手段と、入力されたデータから上記所定 の置換法則を表わすデータを抽出し、この抽出 したデータに基づいて上記入力データ中の未使 用コードに置換されているコードを元のコード に戻して出力する第2の符号変換手段とを設け、 上記信号伝送処理系の入力を上記第1の符号変 終手段の出力とし、上記信号伝送処理系の出力

を上記第2の符号変換手段を介して取り出すよ うに構成したことを特徴とする符号化装置。

## 3. 発明の詳細な説明

### [産業上の利用分野]

本発明は、処理可能ビット幅が例えば8で、例えば2種の禁止コードを有するディジタルビデオテーブレコーダ(D-VTR)やディジタル伝送システムなどの信号伝送処理系における符号化装置に関する。

〔発明の概要〕

特開平4-179344(2)

或る種のD-VTRなどでは、そのビット数で定まるコード数の全てを処理することはできず、いくつかの禁止コードを有する。これは、例えば8ビットのD-VTRでは、00gとFFgの2種のコードは同期タイミングの検出用に割り当てられているためであり、従って、この場合には2種の禁止コードがあることになり、記録可能なビデオ信号に制約を生じる。

本発明では、一般に n ビット、例えば 8 ビットのデータ列において、 2 種の、例えば 2 種の禁止コードがある場合、このデータ列の中の(2 \* ー 4)個、例えば 2 5 4 ワードのデータだけを取り出し、その中のコードの種類数を関べると、最大でも 2 5 4 種類のコードが存在する な 本が極めてその中には未使用コードが存在する な 率が極めてるいことに着目し、この未使用コードを利用して、入力信号データ中に禁止コードに置換することにより禁止コードに関換なや伝送などの処理を可能にしたものである。

から逃れることができる。

#### (従来の技術)

ディジタル技術の進歩に伴い、近年、テレビジョン信号などの映像信号の記録や伝送などに際しても、ディジタル技術の適用が多くなっているが、その一環としてD-VTRがある。

ところで、このD-VTRでは、ディジタル映像信号の記録に際して、そのピット数で定まるコードの全ての種類を処理することはできず、いくつかの禁止コードを有する。これは、例えば8ピットのD-VTRでは、00gとFFgの2種のコードは同期タイミングの検出用に割り当てられているためであり、従って、この場合には2種の禁止コードがあることになり、記録可能なビデオ信号に制約を生じる。

これを一般化して含えば、処理可能ビット幅 (n>2)で、  $\ell$  種類  $(n>\ell \ge 2)$  の禁止コードを有する信号伝送処理系では、そこでの処理可能な入力信号に制約があることになる。

そこで、このような制約を受けないようにする

このため、例えば、上記の8ピットの場合、254ワードのから2種の未使用コードX、とX・を検出し、入力信号中に現われてしまった禁止コードを、この未使用ドの・とFF\*の2種のコードを、このま使用ドのデータ列に禁止コードのの\*とFF\*の置接であるX・とX・を、例えば、その先頭に、「の計256ワードのデータ構成に変換する。以後、254ワードは256ワードごとに各々、この置換の内容を表わすによる処理に移す。

次に、D-VTRなどからの出力信号は、まず、256ワードのデータの先頭にある置換情報 X.、X.を取り出し、この情報を基にして残りの254ワードの中に存在する X.、X.のコードをもつデータを、元のコード00xとFFxに変換するのである。

そして、この結果、 8 ビットの全てのデータを 256/254倍に増加させるだけで禁止コードの制約

ための従来技術として、例えば、n = 8 の場合に おける 6 ー 7 変換技法がある。

この6→7変換技法では、まず、入力可能コー ドの01m~FEmを001m~0FEmという9ビ ットのコードに変換する。次に、禁止コードであ る00mとFFmは、それぞれ10Fm、1F0mの 9ビットのコードに変換する。そして、8ビット、 6ワードの元のデータを9ピット、6ワードのデ ータに変換した後、各々から生じた9ピット目の ビットデータを集め、7ワード目の変換データと する。具体的に言えば、6ワードの変換により生 じた合計6個の9ビット目のデータを、7ワード 目のデータの下位側のピット1~ピット6に割り 当てるのである。そして、7ワード目の上位2ピ ット分のデータ、つまりピット7とピット8には、 7ワード目のデータが禁止コードである 〇 O x と FFuとならないように、"1"と"0"を強制 的に割り当て、 8 ピット構成とした 7 ワード目の データを作るのである。

この結果、上記禁止コードを有するD-VTR

特開平4-179344(3)

による記録が可能になる。

一方、再生時には、以上と逆の変換を行なうことにより、7ワードの変換データから元の8ビット、6ワードのデータを得ることができる。

従って、この従来技術によれば、6ワードを7ワードに変換することによるデータ量の7/6倍への増加を許容することにより、禁止コードの制約を除くことができる。

## [発明が解決しょうとする課題]

上記従来技術は、データ処理量の増加について 配慮がされておらず、処理速度を上げる必要があ り、コストアップを伴い易いという欠点があった。

具体的には、上記した場合には、データ処理量は7/6 倍(約 1.17倍)になり、かなりの処理速度の上昇を必要とすることになる。

本発明の目的は、上記した従来技術の欠点に充分に対処でき、値かなデータ処理量の増加で確実に禁止コードによる制約が逃れるようにした符号化装置を提供することにある。

具体例としては、上記の場合、本発明によれば、

. と X . を、例えば、その先頭に、置換情報として付加し、2 ワード + 2 5 4 ワードの計 2 5 6 ワードのデータ構成に変換する。以後、2 5 4 ワードごとに各々、この置換の内容を安わす情報である X . 、 X . を付加してから D - V T R などによる処理に移す。

次に、D-VTRなどからの出力信号は、まず、256ワードのデータの先頭にある電換情報 X.、X.を取り出し、この情報を基にして残りの254ワードの中に存在する X.、X.のコードをもつデータを、元のコード00 "とFF"に変換するのである。

#### (作用)

入力信号に禁止コードが現われた場合、それを変換して処理するのであるが、このとき、未使用コードに置換しているので、これの処理に新たなピットは不要である。しかして、この置換を戻すのに情報の付加が必要になるが、これに必要なデータ量の増加は禁止コードの種類に対応した数だけとなるので、ごく値かで済むことになる。

256/254倍(約 1.008倍)のデータ処理量の増加で 及む.

# [課題を解決するための手段]

例えば、上記の 8 ビットの場合、 2 5 4 ワードのから 2 種の未使用コード X、と X、を検出し、 入力信号中に現われてしまった禁止コード 0 0 w と F F w の 2 種のコードを、この未使用コード X、と X、に置換する。以後、 2 5 4 ワードのデータ列に禁止コード 0 0 w と F F w の置換データである X

#### (実施例)

以下、本発明による符号化装置について、図示の実施例により詳細に説明する。

第1回は本発明の一実施例で、図において、10は第1の符号変換装置、20はD-VTR、そして30は第2の符号変換装置である。

第1の符号変換装置10は、図示のように、未 使用コード検出部2と、禁止コード置換部3、 び置換法則付加部4で構成され、入力端子aに 検されたディジタル化映像信号を入力データとして 取り込み、その中の(2・-4)個のデータ中に 存在する未使用コードを検出し、上記入力データ 中に現われた上記禁止コードの設定してより 中に現れた上記禁止ないて上記未使用コードに 様した上で設所定の置換法則を表わすデータを付 加して出力端子とに出力する働きをする。

D-VTR20は禁止コードを有するもので、 この実施例ではD-VTRとなっているが、一般 的にはD-VTRに限らず、処理可能ビット幅n(n>2)で、2 種類(n>2 2 2 2 2 0 禁止コードを

特開平4-179344(4)

有する信号伝送処理系ならどのようなディジタル 信号処理装置であってもよい。

第2の符号変換装置30は、これも図示のように、 置換法則抽出部5と、禁止コード再現部6、 それに置換法則除去部7で構成され、入力端子 c から供給されたデータから上記所定の置換法則を 表わすデータを抽出し、この抽出したデータに基 さ づいて上記入力データ中の未使用コードに置換さ d に出力する働きをする。

次に、この実施例の動作について説明する。

まず、この実施例では、D-VTR20の処理 可能ピット幅nが8で、禁止コードの種類が2、 つまり2=2で、それらは0.0xとFFxであると する。

入力端子 a に処理すべきディジタル映像信号が供給されると、まず未使用コード検出部 2 は、この 8 ビットのデータ D. ~ D. いからなる 2 5 4 ワードのデータを調べ、その中に存在していないコード、つまり未使用となっているコードを少なく

とになる.

置接法則付加部 4 は、禁止コードを置換したコードである未使用コード X 、 X 。を表わす 8 ピット、 2 ワードのコードを、置換法則を表わす情報データとして、上記の「D」、 D」、 …… D」、 」」の 2 5 4 ワードからなるデータの先頭に付加し、「X 、 X 、 D」、 D」、 …… D」、 」」という並びからなる 2 5 6 ワードのデータとして出力し、それを D-VTR 2 0 に供給する。

このとき、254ワードのデータを256ワードのデータとして出力するのであるから、入力端 子aでのデータ入力レートは、D-VTR20の データ入力レートの254/256倍と低く数定してお く必要がある。

以下、このようにして、順次入力ペチaに供給されるデータの254ワード毎に同じ処理を繰返し、256ワードのデータとしてD-VTR20に供給し、記録して行くのである。

次に、このようにしてD-VTR20に記録したあと、この記録された信号が再生されると、こ

とも 2 種検出する。ここでは、この存在していないコードの内の 2 個が 0 1 mと 0 2 mであったとす

そこで、未使用コード検出部2は、このコード01mと02mを未使用コードX、X、と定め、それを禁止コード置換部3の制御端子と置換法則付加部4のB、、B、入力とに出力する。

禁止コード置換部3は、この制御端子に入力された未使用コードX、、X。に基づいて、入力端子aから供給されている254ワードのデータD。~Dュュ。に対して処理を行ない、第1の禁止コードである00gは未使用コードX、(=01g)に置換して出力し、第2の禁止コードであるFFuは未使用コードX、(=02g)に置換して出力する。そして、その他のコード03g~FEuに対しては何も処理を与えず、そのままで出力する。

従って、この禁止コード置換部3からは、禁止コードが01 x、02 xに置換された「D、'、D、'、……D \*\*・' Jの254ワードのデータが出力され、これが置換法則付加部4のA入力に供給されるこ

の信号は、まず、置換法則抽出部 5 に供給され、ここで 2 5 6 ワードの先頭にあるコード X、(=0 1 m)、 X、(=0 2 m)が置換法則情報として抽出される。 そして、この 8 ピット、 2 ワードのコードからなる置換法則情報 X、、 X、は禁止コード再現部 6 に供給される。

そこで、この禁止コード再現部 6 は、置換法則情報 X ,、 X , に基づいて、この後に続く 2 5 4 ワードのデータ「 D , '、 D , '、 ····・ D , , , ' 」を順次 関べ、その中に存在する X .、 X . (この実施例では、 0 1 μ、 0 2 μとなる) というコードを、今度は、それぞれコード 0 0 μ、 F F μに逆に変換して出力すると共に、このコード X , 、 X . 以外のコード (この実施例では、 0 3 μ~ F E μ) は元のままで、そのまま出力するのである。

この結果、この禁止コード再現部 6 の入力傾でデータ「D」、D」、…… D」、 1 の中に存在した X 、X 、(01x,02x) というコードは、その出力傾ではコード 00x 、 FFx として再現されていることになる。

特開平4-179344(5)

しかしながら、この禁止コード再用部6の出力である254ワードのデータでは、もはや不要になった置換法則情報X、、X。が、その先頭に残っている

そこで、このデータは、続いて置換法則除去部7に入力され、ここで先頭にあるこれらのコードX、、X。が除去され、且つ、上記したように、もとのデータレートへの変換を行なってから出力端子bに供給される。

以後、D-VTR20から供給される256ワードのデータ毎に順次同じ処理を施して行くことにより、このD-VTR20により与えられている禁止コードの制約を受けること無く、所定のディジタル映像信号の記録、再生を行なうことができるのである。

そして、この実施例の場合、データ処理量の増加は、256/254倍、すなわち、約 1.008倍と値かで済むことになる。

次に、この実施例における各構成部分について、 さらに詳細に説明する。

スBのL256入力とに接続されている。

さらに、L群のアンドゲート 2-4-1~2-4-254 の各他方の入力は、それぞれ図で上側にあるアンドゲートの出力に接続され、同様にM群のアンドゲート 2-5-3~2-5-256 の各他方の入力は、それぞれ図で下側にあるアンドゲートの出力に接続されている。

そして、全てのアンドゲートの出力はバスBと パスCの各入力に接続されている。

次に、バスBの256本の出力はエンコーダ 2-6 に入力され、このエンコーダ 2-6 の出力が端子 2-9 a に出力される。他方、バスCの同じく 2 5 6 本の出力はエンコーダ 2-7 に入力され、このエンコーダ 2-7 の出力がインクリメンタ 2-8 に入力され、このインクリメンタ 2-8 の出力が 端子 2-9 b に出力されるようになっている。

次に、動作について説明する。

まず、デコーダ 2-2 は、254ワードの8ビットからなるデータの各ワードが入力端子 2-1から供給される毎に、そのコードに応じて、25

まず、第2回は未使用コード検出部2の一実施例で、この実施例も、第1回で説明した実施例と同じく8ビット(n = 8)で、2種の禁止コード(2 = 2)の場合のものである。

図において、入力端子 2-1 はデコーダ 2-2 に接続され、このデコーダ 2-2 の 2 5 6 個の出力は、それぞれ 2 5 6 個のRSフリップ・フロップ 2-3-1~2-3-256 のS入力に接続されている。

そして、これらRSフリップ・フロップ 2-3-1~2-3-256 のQ出力S1~S256は、まず、一方の組合せをなすし群のアンドゲート 2-4-1~2-4-255 の各一方の入力に接続されると共に、Q出力S2~S256は、他方の組合せをなすM群のアンドゲート 2-5-2~2-5-256 の各一方の入力に

しかして、RSフリップ・フロップ 2-3-1 の Q出力S 1 だけはアンドゲート 2-5-2 の他方の 入力と、パスCのM1入力とに接続され、同様に RSフリップ・フロップ 2-3-256 のQ出力S 2 5 6 はアンドゲート 2-4-255 の他方の入力とバ

6 本の出力の中の、それに対応した 1 本の出力レベルだけが"1"になり、残りの 2 5 5 本の出力は"0"レベルを保ったままになるように構成されている。

一方、256個のRSフリップ・フロップ 2-3-1~2-3-256 は、入力データの各ワードの始まり毎に、端子 2-11 から供給されるリセット信号によりリセットされるようになっている。

この結果、入力データの各ワードの入力が終わる毎に、256個のRSフリップ・フロップ 2-3-1~2-3-256の中で、そのコードに対応したRSフリップ・フロップだけがセットされ、その出力のがレベル "1"になるから、結局、256のワードの入力データが供給される毎に、その中ででした未使用コードに対応したRSフリップ・フロップだけが、その出力レベル "0"のままに保たれることになる。

次に、L群のアンドゲート 2-4-1~2-4-255 は、 図示のように接続されている結果、RSフリップ・ フロップ 2-3-1~2-3-256 のQ出力に現われた

特開平4-179344(6)

"1"レベルと"0"レベルの内、S 2 5 6 例に 最も近い方の"0"レベルから、図の下側の出力 を全て"0"レベルにした出力を作成するように 働き、他方、M群のアンドゲート 2-5-3~2-5-25 6 は、R S フリップ・フロップ 2-3-1~2-3-256 のQ出力に現われた"1"レベルと"0"レベル の内、S 1 例に最も近い方の"0"レベルから、 図の上側の出力を全て"0"レベルにした出力を 作成するように働く。

また、エンコーダ 2-6 とエンコーダ 2-7 は、それぞれパスBとパスCの 2 5 6 本の出力データから、そのレベルが"0"から"1"に切換わる点に相当する値を 8 ピットデータとして出力するように構成されており、さらにエンコーダ 2-7 の出力は、インクリメンタ 2-8 は、その入力データに+1 加算した出力を発生するように構成されている。

この結果、出力端子 2-9 a からは、エンコーダ 2-6 の出力である、未使用コードの内、最も大 きな値を示したコードX.が出力され、他方、出

ードである 0 0 x、 F F x に各々数定され、各出力は切換器 3-7 の制御端子 c ,、 c ,に接続される。 切換器 3-7 の出力は、出力端子 3-8 へ接続される。

次に各部の動作について述べる。

まず、未使用コードの検出には少なくとも254ワード分の期間を要し、その期間は禁止コード置換が行なえない。そこでSR3-2を設け、データを一定期間保持しておく。

ラッチ 3-3、 3-4 は、入力端子 3-9 a、3-9 b へ印加される未使用コード値 X,、 X,を各々記憶 保持する働きをする。

\_ コンパレータ 3-5、3-6 は S R 3-2 から出力 されるデータ中に O O or F F が存在した際、出力 論理を 1 とする働きをする。

切換器 3-7 は、c 、、c 、= 0 、0 になっているときには c を選択して、S R 3-2 の内容を出力し、また、c 、、c 、= 1 、0 のときには X 、が印加された a を、そして c 、、c 、= 0 、1 のときには X 、がの加された b を、それぞれ選択して出

カ端子 2-8 b からは、エンコーダ 2-7 の出力に インクリメンタ 2-8 で+1 加算されたことによ リ、未使用コードの内、最も小さな値を示したコ ードX、が出力されることになり、結局、上記し た未使用コード検出部 2 としての機能が得られる ことになる。

なお、これらエンコーダ 2-6 とエンコーダ 2-7 としては、H D 7 4 L S 1 4 8 などの名称で市場に供給されている I C を使用すればよい。

次に、禁止コード置換部3の一実施例を第3回 により説明する。

入力端子 3-1 はシフトレジスタ 3-2 に接続され、その出力は切換器 3-7 の入力接点 c と、コンパレータ 3-5、 3-6 の各B個入力端子に接続されている。

2個の未使用コード入力端子 3-9 a、3-9 b は、それぞれ、まずラッチ 3-3、3-3 の入力に接続され、これらの出力が切換器 3-7 の入力接点 a、bに接続されている。

コンパレータ 3-5、3-6 のA 側端子は、禁止コ

カするものである。

この結果、データ中に含まれた 0.0、FFに応じて、切換器 3-7 がコンパレータ 3-5、3-6 により制御され、禁止コードの置換が実行されることになる。

次に、置換法則付加部 4 の一実施例を第 4 図に示す。

A入力端子 4-1 はFiFo(ファーストイン・ファーストアウト)メモリ 4-5 の入力に、そしてB,、B,入力端子 4-2 a、4-2 b はラッチ 4-3、4-4 の入力端子に、それぞれ接続される。

切換スイッチ 4-6 の入力端子 d にはラッチ 4-3 の出力が、入力端子 e にはラッチ 4-4 の出力が、そして入力端子 f にはFiFoメモリ 4-5 の出力がそれぞれ接続される。

以下、動作について述べる。

ラッチ 4-3、4-4 は、印加された未使用コード X.、X.を各々記憶保持する働きをする。

FiFo 4-5 は、禁止コードが置換済となったデータ 2 5 4 ワードの速度を 2 5 6 / 2 5 4 に

特開平4-179344(フ)

速め、且つ、速めたワード・レートにて2ワード 分遅延させて出力する。

切換器 4-6 は、置換法則情報としてラッチ 4-3、4-4 の出力 X、X、(00、FFの置換後データ値)の2ワードを順次に選択し出力した後、FiFoメモリ 4-5 の置換済データ254ワードを続いて出力する。

この結果、先頭2ワードに置換法則情報が付加され、その後に置換済データを含むデータ列が端子 4-7 から出力され、コード制限のある装置、又は伝送路の一種であるD-VTR20へ入力されることになる。

次に、置換法則抽出部5の一実施例を第5回に 示す。

入力端子 5-1 は、ラッチ 5-2、5-3 の各々のデータ入力端子に、また、各々のデータ出力端子は、出力端子 5-4、5-5 に接続される。なお、図では省略してあるが、ラッチ 5-2、5-3 は、各々クロック端子 c k を備えていて、この端子には、第1、第2の置換情報がデータ端子に印加された

切換器 6-6 は、制御入力 c...c.が l...0の ときには d 入力を、 0、 l のときには e 入力を、 そして 0、 0 のときには f 入力をそれぞれ選択するものとする。

この結果、00m、FFmを置換したコードであるるX、又はX、が端子 6-1 へ入力されると、比較器からは1、0、又は0、1が出力され、これに応じて00m、又はFFmが切換器 6-6 により選択出力されることになり、禁止コード00m、又はFFmが再現される。

次に、置換法則除去即7の構成を第7図に示す。入力端子 7-1 はFiFoメモリ 7-2 のデータ入力端子に接続され、このFiFoメモリ 7-2 のデータ出力は出力端子 7-3 に接続される。なお、図では省略したが、書込み、続出し各々にクロック及び、リセット端子があり、クロックパルスは書込時は256/254に速めたレート、読出し時は第1図の端子 a へ印加されるレートとする。また、リセットパルスの場合、書込何は256ワード毎に、置換法則情報後のデータに同期し

とき、クロックパルスが順次印加されるようになっている。この結果、ラッチ 5-2、5-3 は置換情報 X.、 X.を各々ホールドし、次のクロックパルス入力までの期間、これらの情報 X.、 X.を出力し続けることになる。

第6図は、禁止コード再現部6の一実施例で、 D-VTR20からの再生出力信号が印加される 入力端子6-1は、比較器6-4、6-5のB入力、 及び切換器6-6のf入力へ接続される。

置換情報X.、X.が印加される端子 6-2、6-3 は、各々比較器 6-4、6-5 のA入力へ接続されている。

比較器 6-4、6-5 の各出力は切換器 6-6 の c .、
c .の制御入力へ接続される。切換器 6-6 の d 、
e 入力へは各々禁止コードである 0 0 x、FF nが
印加され、出力信号端子は端子 6-7 接続される。
以下動作について述べる。

比較器 6-4、6-5 はA入力とB入力が一致した ときに論理1を、そして不一致のときには論理0

を出力するものとする。

て入力することで、メモリ内空間の一番地へは禁止コード再現済の 2 5 4 ワードの先頭データが記憶される形の位相とする。そして、読出し側は、元のクロックレートにて 2 5 4 ワード毎に入力することで、FiFoメモリ 7-2 の1~2 5 4 番 地のみが読出され、 2 5 5、 2 5 6 番地に記憶されている、次の 2 5 4 ワード時用の置換法則情報

この結果、置換法則情報が除去され、端子 a に 印加したデータと全く同じ構成とレートのデータ が得られる。

なお、以上に述べた実施例で使用したラッチ 3-3、4-3、5-2 などとしては、例えばHD74LS374などとして知られているICを、比較器3-5、3-6、6-4、6-5 などにはHD74LS85、切換器 3-7、6-6 としてはHD74LS153、FiFoメモリ 4-5、7-2 にはμ P D 4 2 5 0 5、そしてSR 3-2 にはSM5828などのICを利用すれば良い。

また、これまでの説明は、禁止コードが2種の

特開平4-179344(8)

場合を例として示したが2種以上の場合の実施例 はディジタル技術に関連した職種の者であれば容 易に類推できるため省略する。

次に、第8回は、未使用コード検出部2の別の一実施例で、図において、入力端子2-1 は、切換器2-18のa入力と、切換器2-19のb入力へ接続される。そして各切換器の出力は、メモリ2-10と2-11のアドレス入力に接続される。

カウンタ 2-12 の出力は切換器 2-18 の b 入力と、切換器 2-19 の a 入力、それにラッチ 2-17-1~2-17-n のデータ入力端子へ接続される。

メモリ 2-10、2-11 の入力 I は切換器 2-14、2-15 の出力端子に接続され、これらのメモリ 2-10、2-11 の出力〇は切換器 2-16 の接点 b、 aへ各々接続される。

クロックコントローラ 2-13 の出力 C.~ C n はラッチ 2-17-1~2-17-nの C K 端子に接続され、 その制御端子 E N には切換器 2-16 の出力端子が 接続される。

ラッチ 2-17-1~2-17-nのQ出力は各々端子 2

モリ 2-10 のアドレスのデータ内容は論理 1 となる。そして、この第 1 の期間中、メモリ 2-11 には、カウンタ 2-12 から 0 0  $\pi$  ~ F F  $\pi$  値がアドレスに印加され、内容が順次統出された直後、論理 0 が記憶されていく。

次に、第2の254ワードの期間には、 b 側が 選択され、未使用コードのアドレスに対応するデータ内容が論理 0 の x ~ F F x の値がアドレスに対応をリー2-10 は、カウンタ 2-12 により 0 0 x ~ F F x の値がアドレスに印加されるリード・モディファイ・ライド処理により、第1の期間に記憶き込まれ、思いであるとともに、からしていく。この結果、メリーでは、大使用であったコードと同一になる。

そこで、前述したように動作するクロックコントローラ 2-13 は、EN端子 0 時パルスを出力することで未使用コード値を若い順にラッチ 2-17-1~2-17-n へ保持させていく。

こうして第2の254ワード終了時には、未使

-9-1~2-9-nに接続される。

次に、この実施例の動作について説明する。

切換器 2-14、2-15、2-16、2-18、2-19 は、2 5 4 ワード毎に、全て a 倒、 b 倒を交互に選択する。切換器 2-14 は a 倒に 1、 b 倒に 0、 切換器 2-15 は a 個に 0、 b 側に 1 の論理レベルを印加しておく。

クロックコントローラ 2-13 は、リセット後、EN 端子に論理 0 が入力されると、C、端子にだけ所定のパルスを 1 個、出力する。次に論理 0 が入力されるとC・端子にのみ 1 個のパルスを出力、以後、論理 0 が入力される都度、C・、C・・・・・と順次、1 個のパルスを出力するよう動作するものとする。なお、R 端子にリセット信号が入力されると、再度 C・端子に戻ってパルス出力を行なうよう動作するものとする。

第1の254ワードの期間に、各切換器において a 側が選択されたとすると、禁止コードを含むデータは、メモリ 2-10 のアドレス端子へ印加される。そのため、使用されたコードに相当するメ

用コードがラッチに保持完了するとともに、メモリ 2-10 はリセット完了し、メモリ 2-11 へは第2の254ワード中の未使用コードに関する情報が記憶されていることになる。

以後、以上述べた動作を繰返すことで、未使用 コードの検出が実行され続ける。

ところで、未使用コードが偶然、禁止コードとなってしまった場合は、使用可能なコードの1種をX、= X。として送り、この条件の際には禁止コード再現を行なわないように切換器 6-6 (第6図)を制御する等の処理が必要である。

また、一部の未使用コードが禁止コードとなってしまった場合は、あらかじめ、置換情報は小一大という順序に従って付加することとし、大一小になった以降の置換情報は、使用しないようにする制御を置換法則付加部4、禁止コード再現部6に組込む必要がある。

#### 【発明の効果】

本発明によれば、 2・ 個のデータに対して 2 個の 電換情報を付加するだけで、ディジタルビデオ

特開平4-179344(9)

即除去部、10……第1の符号登換装置、20… … D - V T R 、30……第2の符号変換装置。


代理人 武 顕次郎(外1名)




テーブレコーダ(D-VTR)やディジタル伝送システムなどの信号伝送処理系における禁止コードの制約をなくすことができ、この結果、僅かなデータ量、すなわち、(2°)/(2°-2)のデータ増加を伴うだけで所定のディジタル映像信号の記録、再生を行なうことができる。

# 4.図面の簡単な説明

2 ……未使用コード検出部、3 ……禁止コード電換部、4 ……置換法則付加部、5 ……置換法則付加部、5 ……置換法則





# 持開平4-179344 (10)

